17条補正 公開特許公報60~

19日本国特許庁(JP)

切特許出願公開

⑩公開特許公報 (A)

昭54—101229

50Int: Cl.2 G 11 C 11/34 G 11 C

識別記号 **②日本分類** 101 97(7) C 19

97(7) C 102

7361-5B

庁内整理番号 **6**公開 昭和54年(1979)8月9日

7368-5B

発明の数 1 審査請求 未請求

(全4頁) (

多メモリ回路

頭 昭53—7975

29出

20特

昭53(1978) 1 月26日

⑫発 明 和田俊男 者

7/00

東京都港区芝五丁目33番1号

日本電気株式会社内

MH 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

人 弁理士 内原晋

発明の名称 メモリ回路

2. 特許請求の範囲

ドレイン又はソースとゲートとが交叉接続され、 ソース又はドレインが共通接続された一対のトラ ンジスタと、一対のデイジット線と、前記一対の デイジット譲と前記一対のトランジスタのドレイ ン又はソースとをそれぞれ選択的に接続する第1 - の手段と、前記一対のデイジット線を選択的に接 続する第2の手段とを含み、前記第1かよび第2 の手段の動きによつて前記一対のディジット線を よび一対のトランジスタのドレイン又はソースの 単位をほぼ同一の電位とすることを特徴としたメ モリ回路。

3. 発明の詳細な説明

この発明は高速大容量のMUSメモリ集積回路

に用いられる絶縁ゲート型電界効果トランジスタ を用いたメモリ回路に関するものである。

大容量のMOSメモリ集積団路を実現する1ト ランジスタ型MO8~RAMは大容量化に伴ないデ イジット被の付加容量が増大し、アドレス・アク セス時間なよびリセット時のブリチャージ時間が 増大して高速動作が困難になる。とくにメモリデ パイスにおいてはアドレス・アクセス時間と共に サイクル時間が短縮されるととが低電力化と共に 実用性を得るために重要な要素である。

との発明の目的は、上述の欠点のない高速動作 を実現するメモリ回路を提供することにある。

本発明によるメモリ回路はドレイン又はソース とゲートとが交叉接続され、ソース又はドレイン が共通に接続された一対のトランジスタと、一対 のデイジット綴と、この一対のデイジット線と上 記一对のトランジスタの交叉接続点をそれぞれ選 択的に接続する第1の手段と、上記一対のデイジ ツト線を選択的に接続する第2の手段とを含み、 第1 および第2 の手段によつて上記交叉接続点お

15

10

20

よび一対のデイジット線の電位をほぼ同電位とするようにしたことを特徴とする。

本発明によれば互いに他のドレインにゲートが 結合する一対のセンストラシジスタ(101,102) の共通ソース電位を下降することによりそれぞれ のドレインのセンス筋点(A、A)の電位差を増 巾するセンス回路と、複数行のワード線 (W., W., ···)に直交する一対のディジット線(D,D)と センス節点(A , A)とをそれぞれゲートが伝達 パルス(ФT) で収動される伝達トランジスタ (103,104) によつて接続させ、上記ワード線 とデイジット線対の少くとも一方が交叉する交点 にトランジスタおよび容量業子から成る 1 トラン ジスタ型メモリセルを配置し、セルの蓄積電荷を デイジット兼および伝達トランジスタを通して上 紀センス回路に供給し、情報検出を行うメモリ回 路において、上記デイジット線対にドレイン・ソ ースが結合し結合パルス(00)で駅動される結合 トランジスタ(105)を設け、リセット時に上記 結合パルス (ФО)および伝達パルス (ФТ)を高電

位とすることによりデイジット線対かよびセンス 節点(A、A)を限度同一の中間電位とし、センス 動作時に伝達パルスを低電位として上記伝達ト ランジスタを遮断状態となし、且つこの期間を リナヤード期間として上記デイジット機対を共に 高電位に充電し、センス終了時に再度上記伝達パ ルス(OT)を高電位として上記デイジット機対の リフレッシュ電位を設定するようにした絶縁ゲート設電外効果トランジスタを用いたメモリ回格を 得ることができる。

また上述のメモリ回路において、外部回路からの入出力線対(1/O, $\overline{1/O}$) と上記センス筋点(A, \overline{A}) にそれぞれのドレインおよびソースが結合し、ゲートがデコーダ出力信号 (Y_j) で駅動される入出力トランジスタを設けたメモリ回路も得ることができる。

本発明によれば、リセット時のブリチャージが 不要となり、サイクル時間の短額が可能となり、 高速、高感度のメモリ回路を得ることができる。

第1図はとの発明の一実施例の部分回路図であ

る。との実施例は、互いに他のドレインにゲート が蔚合する一対の駆動トランジスタ10,102をセ ンヌアンブとして有する。それぞれのドレインは センス節点A , \overline{A} であり、ことに生する低位差は 共通ソース断点Bの電位を下降することにより増 巾される。電位の下降はセンスパルスの8をゲー トに導入し、ドレインが共通ソース節点Bにソー スが影単は位(接ぬ)に結合する各センスアンプ に共通のトランジスタセ s で制御される。 記憶マ トリクスは複数のワード練W₁ , W₂ ... とダミーワ ート船DW。,DW。を列級とし、複数対のデイジッ ト終D,DおよびD,D…を行職とする行列マト リクスの交点にトランジスタQと容骸案子Cとか ら成るメモリセルおよびダミーセルをそれぞれ有 する。これらのメモリセルは1トランジスタ型メ モリセルとして知られているもので、通常は対を 成すデイジット線の一方(D又はD)とワード線 の交点にあるメモリセルが選択されるとき、他方 (D又はD)のダミーセルに結合するダミーセル が選択される。

デイジット線対D, Dとセンス節点A, Aとは グートが伝達パルスのT で駆動される伝達トラン ジスタ103,104のそれぞれドレイン、ソース で結合される。又、デイジット線対D, Dにドレ イン、ソースが結合する結合トランジスタ105 のゲートは結合パルスの0で駆動される。

10

15.

20

10

15

20

特周昭54-101229(8)

والمراكبين والمتنازل المتنازل

10

1.5

20

通のトランジスメQp のソースに結合する。

第2図は第1図の実施例の動作説明のための電 圧波形図である。リセット期間は、にこの実施例 は結合ペルスΦ0 および伝達ペルスΦT のみ高電 位であるため、各デイジット線対かよびセンス節 点対が平衡して中間電位にある。との中間電位は リフレッシュ期間のデイジット線対の高低の平均 で生ずるもので電源電圧を5 Vとするとき約2 V である。とのリセット期間は、は中間電位が低い ため、リフレッシュ期間後の50 % 以内に完了 する。リセツト期間 t, に続いてアクセス期間 t, に入る。この期間 t。はディジット線対D、Dの 一方とに結合するメモリセルへのワード線と他方 **に結合するダミーセルへのダミーワード標を選択** 駅動するためワードペルスΦW およびダミーワー ドパルスのDW を高電位として開始され、デイジ ツト線対にそれぞれのセルからの蓄積情報電荷が 影響し、センス節点対に電位差が生じて伝達パル スのTが約0Vの低電位となるまでの期間である。 伝達パルスOT が低電位となることによつて伝紹

遠トランジスタが遮断状態となるため、ディシッ ・ト線対とセンス節点対とが電気的に分離される。 との状態でセンスパルスΦ8 が新次上昇し各セン スアンプの共通ソース電位が下降するためセンス 節点対の電位VA、VAは電位達を増巾する。又、 デイジット 族対の電位 V o , V Dはプリチャージバ ルスの1 を高電位とすることにより共に約4 Vの 高電位に充電される。センスアンプ内のセンス前 点域位 VA,VAの電位差がデイジット 線対に無関 係に増巾された時点でYデコーダ出力Yjに応動 して入出力線対がセンスアンプとの情報送受を行っ う。従つてとの期間は、データ期間は。であり、 デイジット線に比して付加容量がきわめて小であ るセンスアンプ節点を引き込むため、20ns 以 内の高速のデータ出力を突着する。データ期間 ta の後にリフレツシュ期間t。に到り、伝達パルス ΦT が再び高電位となつてデイジット級対とセン スアンプ南点とがそれぞれ電気的導電状態とたる。 との期間に一方の低電位側のセンス節点に結合す るデイジット線の一方が伝達トランジスタ→セン

スアンプを通して放電される。この時、センスアンプを通して放電される。この時、センスアンプは低にデータ期間に完全安全状態であるため、高温位便のセンス節点からの放電は、伝達かよびセンストランジスタとセンストランジスタととカンジスタのチャネルの間に対するチャネル長し出の副台で近似を与えるチャネルをした。と、KA/KT=2~10が好ましい値からの放映が超り得る下限であり、最大値はである。との値の最小値はであり、最大値は下降しない上限である。

リフレッシュ期間も、でメモリセルの容量集子は約4 V の高電位情報 "H" 又は低速位情報 "L" が デイジット線から与えられ、ワードパルスのW が 低電位となることにより保持状態となる。 メミーワードパルスのDW はセンスパルスのS が低速位となり、センスアンプを不活性としたのら結合パ

ルスΦ0 が上昇してリセット期間 t 1 に入つたのちに下降する。ダミーワードパルスΦDW がリセット期間内に高電位である期間はダミー番込期間 t 2 であり、10~40 ns である。この間にデイジット無対は、一方が約4 Vの高電位、他方が約0 Vの低電位から共に約2 Vの中間衛位となり、この配位をダミーセルの容量終子に募集する。

上述したこの疾病例によれば、デイジット 放対への環境からのプリチャージがデータ期間に行たわれるため、リセット時のプリチャージを不妥をし、サイクル時間の短縮を実践で到る時間である。アクセスというのかのようとなってからのカーセルはメモリセルとの変性がに関係をである。更に、ないり、メモリセルへの高電位・低電位に関係をでは対するダミーセル情報が経度同一電位をを作用で対するダミーセル情報が経度同一電位を

10

15

20

特諾昭54—101229(4) タ、106,107……入出力トランジスタ、108,

109……プリテヤージトランジスタ。

^{特得人实现}年内 原 管


センス回路に与え、センス動作が高感度・確実で ある。


又、上述の実施例において、デイジット線対に 結合する2個のメモリセルを、同一のワード線で 駆動するか、もしくは2本のワード線を同時に駆 動することにより、デイジット線対の一方から高 電位、他方から低電位の情報を読み出す2トラン ジスタ型メモリ回路を実現することができる。こ の回路は情報の観出を確実にすると共に、メミー セルを不要としてその比較を行わないため、動作 余裕度を更に拡大することができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例の部分回路図、第 2図は第1図の実施例の動作税明のための放形図 である。

図中、101,102……センストランジスタ、D, D.….ディジット線、W₁, W₂……ワード線、DW₁, DW,……ダミーワード線、103,104……伝達トランジスタ、105……結合トランジス





特許法第17条の2の規定による補正の掲載

昭和 53 年特許願第 7975 号 (特開 昭 54-101229 号, 昭和 54 年 8 月 9 🖽 公開特許公報 54-1013 号掲載)につ いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。 6 (4)

		•
Int.C1.	識別記号	庁内整理番号
G11C 11/34 7/00	101	8 3 2 0 - 5 B 6 5 4 9 - 5 B
·		
		•

- 6. 補正の対象 明細背の特許請求の範囲の機
- 7. 補正の内容 別紙の通り

代理人 弁理士



手 続 補 正 甞 (自発)

60, 1.25 昭和

Œ 醧

特許庁及官

1. 事件の表示 昭和53年 梅 - 許 - 敬第 7975 号

2. 発明の名称 メモリ回路

3. 地正をする者

事件との関係

出類人

東京都港区芝五丁目33番1号

日本電気株式会社 (423)

> 代表者 関本忠弘

4. 代 理 人

方式

需否

〒108 東京都港区芝五字目37番8号 住友王田ピル

日本电景株式会社内

(6591) 非理士 内 原 電話 東京 (03) 456-3111(大代表)

(連結先 日本田気性工会社 特許部)

5. 帽正により均加する発明の数

符許邝 60. 1.28

「別 紙」

補正後の特許請求の範囲

- ドレイン又はソースとゲートとが交叉接続さ れた一対のトランジスタと、一対のデイジット 級と、前記一対のデイジット線を前記一対のト ランジスタの交叉接続点にそれぞれ接続する第 1 の手段と、前記一対のデイジット線を選択時 に接続する第2の手段とを含み、前配第1およ び第2の手段によって前記一対のディジット機 および一対の交叉接続点の単位をほぼ同一の電 位とすることを特徴としたメモリ回路。
- 2 センスアンプと、一対のディジット線と、前 記一対のデイジット線を前記センスアンプに接 続する手段と、前記一対のディジット線を所定 時間に互に接続する短絡手段とを有し、上記短 絡手段によって上記一対のデイジット線の単位 を催源低位より低い中間レベルにすることを特 徴とするメモリ回路。
- 3. 一対のディジット線と、該一対のディジット 線のそれぞれに接続したダミーセルと、該一対

のディシット線を短絡することにより酸ディシット線の限位を電源電位よりも低い値の中間電位にする手段と、上配ダミーセルを選択的に付 労して上配ディシット線上の中間電位を酸ダミーセルに書き込む手段とを含むことを特徴とするメモリ回路。

GAZETTE PATENT LAID-OPEN OFFICIAL

Laid-Open No. S.54-101229

Laid-Open August 9, 1979

Application No.: S.53-7975

Filed:

January 26, 1978

Inventors:

Toshio Wada

5-33-1 Shiba, Minato-ku, Tokyo

NEC Corporation

Applicant:

NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

Attorney, Agent:

Susumu Uchihara

1. TITLE OF THE INVENTION

Memory Circuit

2. WHAT IS CLAIMED

A memory circuit comprising a pair of transistors, where the gate of each transistor is interconnected to the drain (or the source) of the other transistor, and the sources (or the drains) of both transistors are connected to each other, a pair of digit lines, a first means for selectively connecting the digit lines to the drain (or the source) of the two transistors, and a second means for selectively connecting the digit lines, and where potentials of the digit lines and that of the drains (or the sources) of the pair of transistors are almost equivalent using the first and second means.

3. DETAILED DESCRIPTION OF THE INVENTION

This invention relates to memory circuits using insulation-gate field effect transistors (FET) applicable to high-speed, large-capacity MOS memory integrated circuits.

The additional capacity of digit lines increases in one-transistor type of MOS RAM used for constructing large-capacity MOS memory integrated circuits; as a result, address access time and reset precharge time increase, making it difficult to achieve high-speed operation. In addition to lowering power consumption, shortening address access time and cycle time are particularly important factors in realizing a practical memory device.

The objective of this invention is to provide a memory circuit capable of high-speed operation without the above problems.

This memory circuit is characterized by a pair of transistors, where the gate of each transistor is

interconnected to the drain (or the source) of the other transistor, and the sources (or the drains) of both transistors are connected to each other, a pair of digit lines, a first means for selectively connecting the digit lines to the drain (or the source) of the two transistors, and a second means for selectively connecting the digit lines, and where potentials of the digit lines and that of the drains (or the sources) of the pair of transistors are almost equivalent using the first and second means.

In this invention, a memory circuit with insulation-gate FETs can be configured as follows:

A sense circuit amplifies the potential difference of sense contact points (A, \overline{A}) at the drains by lowering the common source potential of a pair of sense transistors where the gate of one transistor is connected to the drain of the other transistor. A pair of digit lines (D, D) intersecting at a right angle to multiple word lines (W1, W2,) are connected to sense contact points (A, \overline{A}) by transmission transistors 103 and 104 whose gates are driven by transmission pulse ØT. A one-transistor memory cell composed of a transistor and a capacitor is connected to a word line and digit line. Cell storage charge is supplied to the sense circuit through digit lines and transmission transistors for detecting information. The drain and source of connection transistor 105 whose gate is driven by connection pulse øc are connected to the pair of digit lines. By making connection pulse øc and transmission pulse ØT high potential at reset, the pair of digit lines and sense contact points (A, \overline{A}) take on almost the same intermediate potential. The transmission transistor enters the cut-off state by lowering the transmission pulse potential during the sense operation period. precharge period, the pair of digit lines is charged to high potential. When sense operation ends, transmission pulse (ØT) potential is raised again to set the refresh potential of the pair of digit lines.

In addition, the memory circuit can include input/output transistors in which the drain and source of each transistor

are connected to respective input/output lines ($\overline{I/O}$, $\overline{I/O}$) for external circuits and sense contact points (\overline{A}), and the gates are driven by decoder output signal Yj.

By this invention, since no precharge is required at reset, cycle time can be shortened, achieving a high-speed memory circuit having high sensitivity.

Figure 1 is a partial circuit diagram showing an This embodiment includes a embodiment of this invention. pair of drive transistors 101 and 102 as a sense amplifier in which the gate of each transistor is connected to the drain of the other transistor. The potential difference of sense contact points A and \overline{A} as drains is amplified by lowering the potential of common source contact point B. Lowering the potential is controlled by common transistor Qs in which sense pulse øs is input to its gate and its drain and source are connected to common source contact point B and reference potential (ground), respectively. A storage matrix consists of column lines composed of word lines W1, W2 and dummy word lines DW1 and DW2, row lines composed of digit lines D, \overline{D} , D', $\overline{D'}$, and memory and dummy cells composed of transistors Q and capacitors C at matrix intersections. These memory cells are known as onetransistor memory cells. In general, when a memory cell, which is connected to one of the two lines in the digit line pair $(D \text{ or } \overline{D})$ and a word line, is selected, a dummy cell connected to the other digit line $(\overline{D} \text{ or } D)$ is also selected.

The pair of digit lines \overline{D} and \overline{D} and sense contact points A and \overline{A} are connected to the drain and source of transistors 103 and 104 whose gates are driven by transmission pulse $\varnothing T$. The gate of connection transistor 105 is driven by connection pulse $\varnothing c$ and its drain and source are connected to the pair of digit lines \overline{D} and \overline{D} .

Storage data is input or output by driving the gates of input/output transistors 106 and 107 with Y-decoder output Yj; the drains and sources of these transistors are connected to respective sense contact points A and \overline{A} and a pair of input/output lines $\overline{I/O}$ and $\overline{I/O}$ generated by

complementary signals. Y-decoder output, which is transmitted to each sense amplifier, controls the connection between the sense contact points and the pair of input/output lines. The sources of precharge transistors 108 and 109 are connected to digit lines D and \overline{D} , the drains are connected to power lines VDD, and the gates are driven by precharge pulse ØL. Common source B of the sense amplifier is connected to the source of common transistor Qp, whose gate is driven by connection pulse Øc and drain is connected to power line VDD.

Figure 2 is a timing chart illustrating the operation of the embodiment shown in Figure 1.

A pair of digit lines and sense contact points are in equilibrium and at intermediate potential since only connection pulse øc and transmission pulse øT are at high potential during reset period t1. The intermediate potential, which is generated by the average of the digit pair potentials during a refresh period, is about 2 V when power voltage is 5 V. Reset period t1 completes within 50 ns after the refresh period since intermediate potential is Access period t2 follows reset period t1. pulse øw and dummy word pulse øDW reach high potential, access period t2 begins to select the word line for the memory cell connected to digit line D or \overline{D} or the dummy word line for the dummy cell connected to the other digit line. Access period t2 completes when storage charge from the both cells affects the pair of digit lines, potential difference occurs at the pair of sense contact points, and transmission pulse ØT becomes almost 0 V.

When transmission pulse ØT reaches low potential, the pair of digit lines and the pair of sense contact points are electrically isolated since the transmission transistors enter the cut-off state. At this time, potential difference (VA, $V\overline{A}$) of the pair of sense contact points is amplified since the potential of sense pulse Øs gradually rises and common source potential of the sense amplifiers falls. Potentials VD and $V\overline{D}$ of the pair of digit lines are charged to about 4 V by making the potential of precharge pulse ØL

When potential difference $(VA, V\overline{A})$ of the pair of sense contact points in the sense amplifier is amplified regardless of the pair of digit lines, the pair of input/output lines transmits/receives data for the sense amplifier corresponding to Y-decoder output Yj. Therefore, high speed data output within 20 ns can be achieved during data period t3 since electric charge of a sense amplifier contact point, which has additional capacity extremely smaller than that of the digit line, is removed. In refresh period t4 following data period t3, transmission pulse ØT reaches high potential again and current conducts between the pair of digit lines and sense amplifier contact points. In refresh period t4, a digit line connected to a sense contact point having lower potential is discharged through the transmission transistor and sense amplifier. time, discharge from the other sense contact point having high potential is completely prevented by the current gain ratio of the transmission and sense transistors, since the sense amplifier is in a completely safe state during the data period. The current gain ratio of the transmission and sense transistors is approximated by the ratio of channel width W and channel length L of the two transistors. WT/LT=KT for the transmission transistor and WA/LA=KA for the sense transistor, a KA/KT= 2 to 10 is desirable. minimum value of KA/KT is the lower limit at which a sense contact point of higher potential may be discharged, and the maximum value is the upper limit at which the sense contact point potential does not excessively fall when sensing starts.

During refresh period t4, the capacitor of the memory cell is in hold state because high potential data H of about 4 V or low potential data L is provided from digit lines and word pulse øw potential becomes low. The potential of sense pulse øs becomes low, the sense amplifier is inactivated, connection pulse øc potential rises, and reset period t1 is entered. Then, the potential of dummy word pulse øDW falls. The dummy write period t5, in which dummy word pulse øDW potential is high in the reset period, is 10 to 40 ns. In

dummy write period t5, the digit lines reach an intermediate potential of about 2 V from a high potential of about 4 V for one line and a low potential of about 0 V for the other line, and the intermediate potential is stored in the capacitor of the dummy cell.

As described above, since the pair of digit lines is precharged from the power source within the data period, no precharge is required during reset and cycle time can therefore be shortened. Access time is as the period in which only the sense amplifier is in stable state. speed access can be achieved by discharging a capacitance of 0.01 to 0.05 pF from a sense contact point, compared to the access time achieved after normal digit line discharge of 1 pF or more using the sense transistor. In addition, the circuit configuration of the dummy cell is the same as that of the memory cell, and high/low potential data to the memory cell can be stored as electric charge of intermediate Therefore, dummy cell data for each type of potential. potential data provides the same potential difference to the sense circuit, enabling highly sensitive, reliable sense operation.

In the above embodiment, a two-transistor memory circuit, which reads high potential data from one of the digit lines and low potential data from another digit line, can also be implemented by driving two memory cells connected to a pair of digit lines using one word line or by simultaneously driving two word lines. Such a circuit reads data reliably and no dummy cell is required, enlarging operation margin.

4. BRIEF DESCRIPTION OF THE DRAWINGS

Figure 1 is a partial circuit diagram showing an embodiment of this invention.

Figure 2 is a timing chart illustrating the operation of the embodiment shown in Figure 1.

101, 102: Sense transistors

 \overline{D} : Digit lines

W1, W2: Word lines

DW1, DW2: Dummy word lines

103, 104: Transmission transistors

105: Connection transistor

106, 107: Input/output transistors

108, 109: Precharge transistors

Attorney, Agent: Susumu Uchihara

AMENDMENT

January 25, 1985

To Director-General of the Patent Office

1. Designation of the Case: Patent Application 7975 in 1978

2. Title of the Invention: Memory Circuit

3. Amending Person:

Relation to the case: Applicant

Representative: Sekimoto Tadahiro

5-33-1 Shiba, Minato-ku, Tokyo

NEC Corporation

4. Attorney, Agent: Susumu Uchihara

5. Amount of Inventions Added by this Amendment: 2

6. Amended Item: WHAT IS CLAIMED

7. Amended Contents

- 1. A memory circuit comprising a pair of interconnected transistors, where the gate of each transistor is connected to the drain (or the source) of the other transistor, a pair of digit lines, a first means for connecting the digit lines to the interconnection points of the pair of transistors, and a second means for selectively connecting the digit lines, and where the potential of the digit lines and that of the connection points of the pair of transistors are almost equivalent using the first and second means.
- 2. A memory circuit comprising a sense amplifier, a pair of digit lines, a means for connecting the digit lines to the sense amplifier, and a short circuiting means for connecting the digit lines for a specific time, and where potential of the digit lines is set to an intermediate level, lower than the power potential, using the short circuiting means.
- 3. A memory circuit comprising a pair of digit lines, dummy cells connected to the digit lines, a means for setting the potential of the digit lines to an intermediate level lower than the power potential by short-circuiting the pair of digit lines, and a means for selectively energizing the dummy cells to write the intermediate potential level on the pair of digit lines into the dummy cells.

